Zum Inhalt springen

  • Beiträge
    57
  • Kommentare
    202
  • Aufrufe
    7.829

Über diesen Blog

Elektro- und Informationstechnik an der Akad

Beiträge in diesem Blog

Semester 6

Projekt lauffähig und abgenommen

Hi, ich hatte einige Tage an welchen ich dachte ich werde es nicht hinbekommen und nicht nur einmal das Gefühl dafür nicht gut genug zu sein. Es ist ein Sache die theoretische Inhalten aller möglichen Module zu lernen und denkt sich gelegentlich, wow, ich verstehe es nicht. Meistens, nach kurzer Zeit, löst sich das aber und man versteht es doch irgendwie. Wenn man dann selbst etwas, ohne Hilfe, umsetzen soll, sieht die Welt wieder ganz anders aus. Nach ca. 1,5 Monaten tüfteln
brotzeit

brotzeit in Semester 6

5
Semester 6

Ca 4/5 des Projekts abgeschlossen

Hallo zusammen,   es fällt mir irgendwie schwer über mein Projekt zu schreiben ohne zu erklären um was es sich genau handelt. Bin mir auch nicht so ganz sicher, ob es vorteilhaft wäre so etwas im Netz zu verbreiten. Deshalb lasse ich es und ihr müsst einfach mit Andeutungen leben. Die letzten 1,5 Monate waren für mich lerntechnisch in der Digitaltechnik anstrengend und jeden noch so kleinen Lernefolg musste ich mir hart erarbeiten. Es ist überhaupt nicht schwer simulierabaren
brotzeit

brotzeit in Semester 6

0
Semester 6

Projektaufgabe schwieriger als gedacht

Hallo zusammen, wie der Titel es schon andeutet hänge ich voll drin. Seit knapp 3 Wochen sitze ich an der Umsetzung meiner Aufgabe und hatte einige schlechte aber auch ein paar gute Tage. Die Lernkurve in VHDL und meinem Baysis 3 Board von Digilent empfinde ich als unglaublich steil. Ich habe zur Synthese meiner Schaltungen so ziemlich alles falsch gemacht was man so falsch machen kann und hatte so die Gelegenheit mich mit dem Simulator von Vivado ausführlich vertraut zu machen. Ein weitere
brotzeit

brotzeit in Semester 6

5
Semester 6

Offizieller Sart der Projektarbeit und Modul Echtzeitsysteme

Hallo zusammen, nachdem ich meinen Weihnachtsurlaub genießen durfte habe ich nun seit Montag mein Studium wieder aufgenommen. Das Ergebnis für meine Hausarbeit in Systemdynamik viel sehr gut aus und es lässt mich mit einem dicken fetten ECTS-Plus ins neue Jahr starten. Diese Woche wiederholte ich noch einmal Time-based-Statemachine um meinen VHDL-Code für das Projekt umzusetzen. Ich las mir die Datenblätter meiner benötigten Komponenten durch und stellte fest, dass die Spannungspegel d
brotzeit

brotzeit in Semester 6

2


×
×
  • Neu erstellen...